mentor graphics軟件可以進行各種電路設計，還可以在線進行測試，打造全新數據分析系統，可以模擬真實電路，內置多種工具可以快速畫圖，保存歷史編輯信息，超多資源可以直接使用，模擬進行各種測試。

mentor graphics軟件介紹

新技術可提供可視化顯示、布局和3D設計規則檢查，幫助機械和制造團隊最大限度地減少設計迭代。原理圖設計和布局增強功能可提高整個流程范圍內的可用性，進而提高用戶生產率。

軟件內容

使用簡單：

產品線提供一套可立即使用的解決方案，能自動轉換舊規則檔案，並在結果顯示環境內（ RVE）以圖形操作方式輕易完成除錯工作，故能整合至任何設計環境。簡單又強健可靠的規則檔案語法讓程式設計更容易。

龐大處理容量：

對於階層式設計的處理容量幾乎毫無限制，2GB或更多的記憶體存取能力可以協助客戶發展大型設計專案；它也支援64位元作業系統，並提供4GB以上定址能力，多緒執行選項可以大幅提升工作效能，而且每顆處理器只須增加1-2%記憶體。

最佳工作效能：

採用高效率處理引擎，可在數小時內提供扁平式與階層式演算法的咚憬Y果，不像以前需要數天時間；另外還有多緒執行的功能選項，可大幅增加驗證速度。

與設計方式無關：

只有驗證工具才能針對所有設計方式，提供操作簡單的全自動階層分析與最佳化能力，不但讓執行過程更有效率，也不會影響工作效能。

最佳化的可製造性處理能力：

所有設計規則檢查工具中，只有完全整合晶片與佈局對比檢查，可自動找出微影程序問題；它提供先進的天線檢查能力、自動的平坦化填充功能（planarization fill）和以規則為基礎的光學製程修正，為使用者帶來一套完整的可製造性處理流程。

軟件亮點

ASIC原型支持

簡化ASIC到FPGA的遷移

對Atmel和QuickLogic的OEM支持

所有設備都具有相同的HDL和約束

與Mentor Tools集成

使用HDL Designer重用設計

使用FormalPro進行等效性檢查

簡ASIC到FPGA的遷移

自動門控時鐘轉換

DesignWare實例轉換

支持ASIC時序約束（SDC）

ASIC原型支持

FPGA供應商的獨立集成

支持Altera，Lattice，Microsemi和Xilinx

自動門控時鐘轉換

軟件特色

FPGA系列的高質量結果（QoR）。

此外，Mentor Graphics還與領先的IP供應商合作，提供多種經驗證，可與Precision Synthesis一起使用。

物理合成

Precision RTL Plus提供多廠商物理綜合，使設計人員能夠更快地實現他們的時序目標，并減少迭代次數。 通過支持來自所有主要設備供應商的超過25個FPGA系列，物理綜合是一種按鍵和時序驅動技術，為FPGA供應商的布局布線（P＆R）工具提供優化的網表。 精確的物理合成可將平均Fmax提高10％，范圍從5％到40％不等。

低功耗合成

由于更多的FPGA正在轉向低功耗應用，因此設計人員不僅需要仔細選擇功耗最高的器件，還必須確保其實現流程盡可能降低功耗。 Precision RTL Plus支持各種優化，可降低多個設備供應商的動態功耗。

增量合成

Precision RTL Plus使設計人員能夠通過使用全自動或基于分區的增量流快速且可預測地實施更改，從而減少運行時間并保留已完成的工作。全自動增量合成不需要預分區，可將運行時間縮短60％，與Xilinx一起使用時可節省更多的運行時間？ SmartGuideTM（Xilinx增量P＆R流量）。基于分區的增量合成是基于團隊的設計方法的理想選擇，可以對子分區進行本地化更改，并提供最多6倍的運行時間縮減。

Precise-IP TM：FPGA供應商獨立IP平臺

作為完整的FPGA供應商獨立方法的一部分，Precision RTL Plus采用Precise-IPTM，這是一個平臺設計人員，可以生成多種預先驗證的IP，以實現跨不同